ZipCPU/wb2axip

@ZipCPU

Bus-Bridges und weiteres Kleinmaterial

↗ Auf GitHub öffnen

Sterne

704

Forks

129

Sprache

Verilog

Lizenz

—

Letzter Push

vor 3 Monaten

Verilog gplv3 fpga xilinx axi-bus wishbone wishbone-bus xilinx-vivado

Noch keine verwandte Intel

Dieses Repo ist noch in keiner der vom Radar verfolgten Quellen aufgetaucht. Der Collector läuft nach Zeitplan — schau wieder vorbei, sobald er dieses Repo abdeckt.

Verwandte Intel (0)

Noch keine verwandte Intel