alexforencich/verilog-axis
@alexforencichVerilog AXI-Stream-Komponenten für die FPGA-Implementierung
Sterne
913
Forks
278
Sprache
Python
Lizenz
MIT
Letzter Push
vor 2 Jahren
Verwandte Intel (0)
Noch keine verwandte Intel
Dieses Repo ist noch in keiner der vom Radar verfolgten Quellen aufgetaucht. Der Collector läuft nach Zeitplan — schau wieder vorbei, sobald er dieses Repo abdeckt.