Thema · asic-design

asic-design

Erfasste Open-Source-Repos mit dem Tag asic-design, sortiert nach Sternen.

Repos

4

Sterne gesamt

3.443

Sterne im Schnitt

861

Anteil

0,00%

Themen, die häufig gemeinsam mit asic-design am selben Repo auftauchen.

Neue Aufsteiger

Repos, die in den letzten 90 Tagen erstellt und mit asic-design getaggt wurden.

In den letzten 90 Tagen kam kein neues Repo mit diesem Thema dazu.

#1
VeriGPU ↗@hughperkinsSystemVerilog
Open-Source-GPU in Verilog, grob basierend auf der RISC-V-ISA
★ 1.367+3Sterne-Änderung der letzten 7 Tage
#2
Cores-VeeR-EH1 ↗@chipsallianceSystemVerilog
VeeR EH1 Kern
★ 966+2Sterne-Änderung der letzten 7 Tage
#3
qkeras ↗@googlePython
QKeras: eine Quantisierungs-Deep-Learning-Bibliothek für Tensorflow Keras
★ 584+0Sterne-Änderung der letzten 7 Tage
#4
librelane ↗@librelanePython
Infrastruktur für den ASIC-Implementierungsfluss, Nachfolger von OpenLane
★ 527+4Sterne-Änderung der letzten 7 Tage

← Zurück zu den Themen