PyHDI/Pyverilog

Kit de herramientas de procesamiento de diseño de hardware basado en Python para Verilog HDL.

↗ Abrir en GitHub

Estrellas

800

Bifurcaciones

213

Lenguaje

Python

Licencia

Apache-2.0

Último push

hace 2 años

Python python parser compiler hardware code-generator control-flow-analyzer dataflow-analyzer verilog-hdl

Aún no hay intel relacionado

Este repo no ha aparecido en ninguna de las fuentes que rastrea el radar. El recopilador funciona con un horario — vuelve cuando lo haya cubierto.