fpganinja/taxi
@fpganinjaComponentes AXI, AXI stream, Ethernet y PCIe en System Verilog
Estrellas
928
Bifurcaciones
140
Lenguaje
SystemVerilog
Licencia
CERN-OHL-S-2.0
Último push
hace 2 semanas
Intel relacionado (0)
Aún no hay intel relacionado
Este repo no ha aparecido en ninguna de las fuentes que rastrea el radar. El recopilador funciona con un horario — vuelve cuando lo haya cubierto.