pulp-platform

उच्च-प्रदर्शन ऑन-चिप संचार के लिए AXI SystemVerilog सिंथेटिजेबल IP मॉड्यूल और सत्यापन बुनियादी ढांचा

RISC-V पर आधारित एक ओपन-सोर्स माइक्रोकंट्रोलर सिस्टम।

सामान्य SystemVerilog घटक

पॉकेट-साइज़ क्वाड्रोप्टर के स्वायत्त नेविगेशन को सक्षम करने के लिए डीप लर्निंग-संचालित विज़ुअल नेविगेशन इंजन - जो PULP पर चलता है

यह PULP प्लेटफ़ॉर्म के लिए टॉप-लेवल प्रोजेक्ट है। यह 8 कोर वाले PULP क्लस्टर द्वारा त्वरित PULP SoC (माइक्रोकंट्रोलर) डोमेन के साथ एक PULP ओपन-सोर्स सिस्टम को इंस्टेंटिएट करता है।

PULP Ara एक 64-बिट वेक्टर यूनिट है, जो RISC-V वेक्टर एक्सटेंशन वर्जन 1.0 के साथ संगत है और CORE-V के CVA6 कोर के लिए कोप्रोसेसर के रूप में कार्य करता है।