darklife/darkriscv

@darklife

एक रात में स्क्रैच से Verilog में कार्यान्वित ओपन-सोर्स RISC-V सीपीयू कोर!

↗ GitHub पर खोलें

स्टार

2,602

फ़ोर्क

328

भाषा

Verilog

लाइसेंस

BSD-3-Clause

आख़िरी push

2 सप्ताह पहले

Verilog risc-v riscv fpga core verilog

अभी कोई संबंधित intel नहीं

यह रिपॉजिटरी radar द्वारा ट्रैक किए जाने वाले किसी भी स्रोत में अभी तक नहीं आई है। कलेक्टर एक शेड्यूल पर चलता है — जब यह इस रिपॉजिटरी को कवर करे तब वापस देखें।

संबंधित intel (0)

अभी कोई संबंधित intel नहीं