मुख्य सामग्री पर जाएँ
buildradar
साइन इन करें

eugene-tarassov/vivado-risc-v

@eugene-tarassov

Debian Linux डिस्ट्रो चलाने वाले FPGA RISC-V SoC के लिए Xilinx Vivado ब्लॉक डिज़ाइन।

स्टार
1,096
फ़ोर्क
251
भाषा
Tcl
लाइसेंस
NOASSERTION
आख़िरी push
2 माह पहले
Tcllinuxrisc-vriscvfpgaxilinxvivadoboomarty-a7genesys2kc705nexys-videorocketchipvc707

अभी कोई संबंधित intel नहीं

यह रिपॉजिटरी radar द्वारा ट्रैक किए जाने वाले किसी भी स्रोत में अभी तक नहीं आई है। कलेक्टर एक शेड्यूल पर चलता है — जब यह इस रिपॉजिटरी को कवर करे तब वापस देखें।