syntacore/scr1

@syntacore

SCR1 Verilog में एक उच्च-गुणवत्ता वाला ओपन-सोर्स RISC-V MCU कोर है

↗ GitHub पर खोलें

स्टार

1,001

फ़ोर्क

349

भाषा

SystemVerilog

लाइसेंस

NOASSERTION

आख़िरी push

2 वर्ष पहले

SystemVerilog risc-v riscv ip core verilog rtl rv32e rv32emc rv32i rv32imc

अभी कोई संबंधित intel नहीं

यह रिपॉजिटरी radar द्वारा ट्रैक किए जाने वाले किसी भी स्रोत में अभी तक नहीं आई है। कलेक्टर एक शेड्यूल पर चलता है — जब यह इस रिपॉजिटरी को कवर करे तब वापस देखें।

संबंधित intel (0)

अभी कोई संबंधित intel नहीं