PyHDI/Pyverilog

Toolkit Pemrosesan Desain Perangkat Keras Berbasis Python untuk Verilog HDL

↗ Buka di GitHub

Bintang

801

Fork

214

Bahasa

Python

Lisensi

Apache-2.0

Push terakhir

2 tahun yang lalu

Python python parser compiler hardware code-generator control-flow-analyzer dataflow-analyzer verilog-hdl

Belum ada intel terkait

Repositori ini belum muncul di sumber mana pun yang dilacak radar. Kolektor berjalan sesuai jadwal — periksa kembali setelah mencakup repositori ini.