ZipCPU/wb2axip

バスブリッジおよびその他の雑多なツール

↗ GitHub で開く

スター

704

フォーク

129

言語

Verilog

ライセンス

—

最終プッシュ

3 か月前

Verilog gplv3 fpga xilinx axi-bus wishbone wishbone-bus xilinx-vivado

関連 Intel はまだありません

このリポジトリは radar が追跡するソースにまだ登場していません。コレクターはスケジュールで動いています——このリポジトリがカバーされたらまた見てください。