alexforencich/verilog-axis
@alexforencichFPGA 実装用の Verilog AXI ストリームコンポーネント。
スター
913
フォーク
278
言語
Python
ライセンス
MIT
最終プッシュ
2 年前
関連 Intel(0)
関連 Intel はまだありません
このリポジトリは radar が追跡するソースにまだ登場していません。コレクターはスケジュールで動いています——このリポジトリがカバーされたらまた見てください。
FPGA 実装用の Verilog AXI ストリームコンポーネント。
このリポジトリは radar が追跡するソースにまだ登場していません。コレクターはスケジュールで動いています——このリポジトリがカバーされたらまた見てください。