メインコンテンツへスキップ
buildradar
ログイン

fpganinja/taxi

@fpganinja

System VerilogによるAXI、AXI stream、Ethernet、PCIeコンポーネント

スター
928
フォーク
140
言語
SystemVerilog
ライセンス
CERN-OHL-S-2.0
最終プッシュ
2 週間前
SystemVerilog

関連 Intel はまだありません

このリポジトリは radar が追跡するソースにまだ登場していません。コレクターはスケジュールで動いています——このリポジトリがカバーされたらまた見てください。