メインコンテンツへスキップ
buildradar
Sign in

openhwgroup/cvw

@openhwgroup

CORE-V Wallyは、RISC-V System-on-Chip Designの教科書に関連付けられた設定可能なRISC-Vプロセッサです。5ステージパイプライン、A、B、C、D、F、M、Q拡張機能のサポート、およびオプションのキャッシュ、BP、FPU、VM/MMU、AHB、RAM、周辺機器を含みます。

スター
618
フォーク
557
言語
SystemVerilog
ライセンス
NOASSERTION
最終プッシュ
8 時間前
SystemVerilog

関連 Intel はまだありません

このリポジトリは radar が追跡するソースにまだ登場していません。コレクターはスケジュールで動いています——このリポジトリがカバーされたらまた見てください。