Pular para o conteúdo principal
buildradar
Sign in

PyHDI/Pyverilog

@PyHDI

Kit de ferramentas de processamento de design de hardware baseado em Python para Verilog HDL

Estrelas
800
Bifurcações
213
Linguagem
Python
Licença
Apache-2.0
Último push
há 2 anos
Pythonpythonparsercompilerhardwarecode-generatorcontrol-flow-analyzerdataflow-analyzerverilog-hdl

Ainda não há intel relacionado

Este repo ainda não apareceu em nenhuma das fontes que o radar rastreia. O coletor roda em um cronograma — volte quando ele cobrir este repo.