ZipCPU/wb2axip

Pontes de barramento e outros componentes diversos

↗ Abrir no GitHub

Estrelas

704

Bifurcações

129

Linguagem

Verilog

Licença

—

Último push

há 3 meses

Verilog gplv3 fpga xilinx axi-bus wishbone wishbone-bus xilinx-vivado

Ainda não há intel relacionado

Este repo ainda não apareceu em nenhuma das fontes que o radar rastreia. O coletor roda em um cronograma — volte quando ele cobrir este repo.