alexforencich/verilog-axis
@alexforencichComponentes Verilog AXI stream para implementação em FPGA
Estrelas
913
Bifurcações
278
Linguagem
Python
Licença
MIT
Último push
há 2 anos
Intel relacionado (0)
Ainda não há intel relacionado
Este repo ainda não apareceu em nenhuma das fontes que o radar rastreia. O coletor roda em um cronograma — volte quando ele cobrir este repo.