fpganinja/taxi
@fpganinjaComponentes AXI, AXI stream, Ethernet e PCIe em System Verilog.
Estrelas
928
Bifurcações
140
Linguagem
SystemVerilog
Licença
CERN-OHL-S-2.0
Último push
há 2 semanas
Intel relacionado (0)
Ainda não há intel relacionado
Este repo ainda não apareceu em nenhuma das fontes que o radar rastreia. O coletor roda em um cronograma — volte quando ele cobrir este repo.