Chuyển tới nội dung chính
buildradar
Sign in

PyHDI/Pyverilog

@PyHDI

Bộ công cụ xử lý thiết kế phần cứng dựa trên Python cho Verilog HDL.

Sao
801
Fork
214
Ngôn ngữ
Python
Giấy phép
Apache-2.0
Push gần nhất
2 năm trước
Pythonpythonparsercompilerhardwarecode-generatorcontrol-flow-analyzerdataflow-analyzerverilog-hdl

Chưa có intel liên quan

Kho mã này chưa xuất hiện trong bất kỳ nguồn nào radar theo dõi. Bộ thu thập chạy theo lịch — hãy quay lại khi nó bao quát kho mã này.