Redcrafter/verilog2factorio
@RedcrafterDự án này sẽ biên dịch verilog (ngôn ngữ mô tả phần cứng) thành các bản thiết kế (blueprints) trong Factorio.
Sao
828
Fork
24
Ngôn ngữ
TypeScript
Giấy phép
GPL-3.0
Push gần nhất
2 năm trước
Intel liên quan (0)
Chưa có intel liên quan
Kho mã này chưa xuất hiện trong bất kỳ nguồn nào radar theo dõi. Bộ thu thập chạy theo lịch — hãy quay lại khi nó bao quát kho mã này.