fpganinja/taxi
@fpganinjaCác thành phần AXI, AXI stream, Ethernet và PCIe bằng System Verilog
Sao
928
Fork
140
Ngôn ngữ
SystemVerilog
Giấy phép
CERN-OHL-S-2.0
Push gần nhất
2 tuần trước
Intel liên quan (0)
Chưa có intel liên quan
Kho mã này chưa xuất hiện trong bất kỳ nguồn nào radar theo dõi. Bộ thu thập chạy theo lịch — hãy quay lại khi nó bao quát kho mã này.