pConst/basic_verilog

Các mô-đun verilog systemverilog không thể thiếu

↗ Mở trên GitHub

Sao

2.017

Fork

422

Ngôn ngữ

Verilog

Giấy phép

—

Push gần nhất

6 tháng trước

Verilog tcl delay fifo fpga encoder verilog hls pwm xilinx altera spi-master debounce uart spi-interface synchronizer uart-controller uart-protocol uart-receiver uart-tx uart-verilog

Chưa có intel liên quan

Kho mã này chưa xuất hiện trong bất kỳ nguồn nào radar theo dõi. Bộ thu thập chạy theo lịch — hãy quay lại khi nó bao quát kho mã này.