擁有者 · alexforencich

alexforencich

alexforencich 收錄中的開源專案，依星數排序。

共 6 個專案

#1
verilog-ethernet ↗@alexforencichVerilog
用於 FPGA 實作的 Verilog 乙太網路元件
★ 3,078+0近 7 天星數變化
#2
verilog-axi ↗@alexforencichVerilog
用於 FPGA 實作的 Verilog AXI 元件
★ 2,126+0近 7 天星數變化
#3
verilog-pcie ↗@alexforencichVerilog
Verilog PCI express 元件
★ 1,655+0近 7 天星數變化
#4
verilog-axis ↗@alexforencichPython
用於 FPGA 實作的 Verilog AXI stream 元件
★ 913+0近 7 天星數變化
#5
verilog-i2c ↗@alexforencichVerilog
用於 FPGA 實作的 Verilog I2C 介面
★ 727+4近 7 天星數變化
#6
verilog-uart ↗@alexforencichVerilog
Verilog UART 實作。
★ 582+0近 7 天星數變化