PyHDI/Pyverilog
@PyHDI基於 Python 的 Verilog HDL 硬體設計處理工具包
星數
801
Fork 數
214
語言
Python
授權
Apache-2.0
最後推送
2 年前
相關情報（0）
還沒有相關情報
radar 追蹤的來源裡還沒有出現過這個 repo。收集器照排程執行——等它涵蓋到這個 repo 再回來看看。
基於 Python 的 Verilog HDL 硬體設計處理工具包
radar 追蹤的來源裡還沒有出現過這個 repo。收集器照排程執行——等它涵蓋到這個 repo 再回來看看。