fpganinja/taxi
@fpganinja使用 System Verilog 實作的 AXI、AXI stream、Ethernet 與 PCIe 元件
星數
928
Fork 數
140
語言
SystemVerilog
授權
CERN-OHL-S-2.0
最後推送
2 週前
相關情報（0）
還沒有相關情報
radar 追蹤的來源裡還沒有出現過這個 repo。收集器照排程執行——等它涵蓋到這個 repo 再回來看看。
使用 System Verilog 實作的 AXI、AXI stream、Ethernet 與 PCIe 元件
radar 追蹤的來源裡還沒有出現過這個 repo。收集器照排程執行——等它涵蓋到這個 repo 再回來看看。