Eigentümer · chipsalliance

chipsalliance

Erfasste Open-Source-Repos von chipsalliance, sortiert nach Sternen.

6 Repos

#1
chisel ↗@chipsallianceScala
Chisel: Eine moderne Hardware-Designsprache
★ 4.773+9Sterne-Änderung der letzten 7 Tage
#2
rocket-chip ↗@chipsallianceScala
Rocket Chip Generator
★ 3.855+3Sterne-Änderung der letzten 7 Tage
#3
verible ↗@chipsallianceC++
Verible ist eine Suite von SystemVerilog-Entwicklertools, einschließlich Parser, Style-Linter, Formatierer und Language Server
★ 1.927+6Sterne-Änderung der letzten 7 Tage
#4
riscv-dv ↗@chipsalliancePython
Zufälliger Befehlsgenerator zur Verifizierung von RISC-V-Prozessoren
★ 1.351+1Sterne-Änderung der letzten 7 Tage
#5
Cores-VeeR-EH1 ↗@chipsallianceSystemVerilog
VeeR EH1 Kern
★ 966+1Sterne-Änderung der letzten 7 Tage
#6
chisel-template ↗@chipsallianceShell
Ein Vorlagenprojekt für den Einstieg in die Chisel-Entwicklung
★ 708+1Sterne-Änderung der letzten 7 Tage