chipsalliance/verible

Verible ist eine Suite von SystemVerilog-Entwicklertools, einschließlich Parser, Style-Linter, Formatierer und Language Server

↗ Auf GitHub öffnen

Sterne

1.927

Forks

303

Sprache

C++

Lizenz

NOASSERTION

Letzter Push

vor 1 Woche

C++lexer hacktoberfest parser productivity analysis lsp-server linter formatter language-server-protocol syntax-tree yacc systemverilog style-linter sv-lrm systemverilog-developer systemverilog-parser verible

Noch keine verwandte Intel

Dieses Repo ist noch in keiner der vom Radar verfolgten Quellen aufgetaucht. Der Collector läuft nach Zeitplan — schau wieder vorbei, sobald er dieses Repo abdeckt.

Verwandte Intel (0)

Noch keine verwandte Intel