Redcrafter/verilog2factorio

@Redcrafter

Dieses Projekt kompiliert Verilog (eine Hardwarebeschreibungssprache) in Factorio-Blueprints.

↗ Auf GitHub öffnen

Sterne

828

Forks

Sprache

TypeScript

Lizenz

GPL-3.0

Letzter Push

vor 2 Jahren

TypeScript compiler verilog factorio

Noch keine verwandte Intel

Dieses Repo ist noch in keiner der vom Radar verfolgten Quellen aufgetaucht. Der Collector läuft nach Zeitplan — schau wieder vorbei, sobald er dieses Repo abdeckt.

Verwandte Intel (0)

Noch keine verwandte Intel