eugene-tarassov/vivado-risc-v

@eugene-tarassov

Xilinx Vivado-Blockdesigns für FPGA RISC-V SoC mit der Debian Linux-Distribution

↗ Auf GitHub öffnen

Sterne

1.094

Forks

251

Sprache

Tcl

Lizenz

NOASSERTION

Letzter Push

vor 2 Monaten

Tcl linux risc-v riscv fpga xilinx vivado boom arty-a7 genesys2 kc705 nexys-video rocketchip vc707

Noch keine verwandte Intel

Dieses Repo ist noch in keiner der vom Radar verfolgten Quellen aufgetaucht. Der Collector läuft nach Zeitplan — schau wieder vorbei, sobald er dieses Repo abdeckt.

Verwandte Intel (0)

Noch keine verwandte Intel