pConst/basic_verilog

@pConst

Unverzichtbare Verilog- und SystemVerilog-Module

↗ Auf GitHub öffnen

Sterne

2.017

Forks

422

Sprache

Verilog

Lizenz

—

Letzter Push

vor 6 Monaten

Verilog tcl delay fifo fpga encoder verilog hls pwm xilinx altera spi-master debounce uart spi-interface synchronizer uart-controller uart-protocol uart-receiver uart-tx uart-verilog

Noch keine verwandte Intel

Dieses Repo ist noch in keiner der vom Radar verfolgten Quellen aufgetaucht. Der Collector läuft nach Zeitplan — schau wieder vorbei, sobald er dieses Repo abdeckt.

Verwandte Intel (0)

Noch keine verwandte Intel