verilog-to-routing/vtr-verilog-to-routing

@verilog-to-routing

Verilog to Routing – Open-Source-CAD-Flow für die FPGA-Forschung

↗ Auf GitHub öffnen

Sterne

1.265

Forks

445

Sprache

C++

Lizenz

NOASSERTION

Letzter Push

vor 10 Stunden

C++routing synthesis cad fpga eda verilog placement vpr vtr

Noch keine verwandte Intel

Dieses Repo ist noch in keiner der vom Radar verfolgten Quellen aufgetaucht. Der Collector läuft nach Zeitplan — schau wieder vorbei, sobald er dieses Repo abdeckt.

Verwandte Intel (0)

Noch keine verwandte Intel