pulp-platform

Módulos IP sintetizables en SystemVerilog y arquitectura de verificación para comunicación en chip de alto rendimiento mediante AXI.

Un sistema de microcontrolador de código abierto basado en RISC-V

Componentes comunes de SystemVerilog.

Un motor de navegación visual basado en aprendizaje profundo para permitir la navegación autónoma de cuadricópteros de bolsillo, ejecutándose en PULP.

Proyecto de nivel superior para la plataforma PULP. Instancia un sistema de código abierto PULP con un dominio SoC (microcontrolador) acelerado por un clúster PULP de 8 núcleos.

PULP Ara es una unidad vectorial de 64 bits, compatible con la extensión vectorial RISC-V versión 1.0, que funciona como coprocesador para el núcleo CVA6 de CORE-V