pulp-platform/axi

Módulos IP sintetizables en SystemVerilog y arquitectura de verificación para comunicación en chip de alto rendimiento mediante AXI.

↗ Abrir en GitHub

Estrellas

1677

Bifurcaciones

372

Lenguaje

SystemVerilog

Licencia

NOASSERTION

Último push

hace 1 semana

SystemVerilog fpga ip hardware asic rtl systemverilog axi4 axi axi4-lite network-on-chip

Aún no hay intel relacionado

Este repo no ha aparecido en ninguna de las fuentes que rastrea el radar. El recopilador funciona con un horario — vuelve cuando lo haya cubierto.