fpga

John the Ripper jumbo: descifrador de contraseñas offline avanzado, compatible con cientos de tipos de hashes y cifrados, y ejecutable en múltiples sistemas operativos, CPUs, GPUs y algunos FPGAs

Herramienta y simulador de diseño de lógica digital.

Motor de inferencia de aprendizaje profundo de alto rendimiento de PaddlePaddle para móviles y dispositivos perimetrales

Diseño de banda base WiFi FPGA (chip) IEEE 802.11 de código abierto: controlador, software

¡Construye tu hardware, fácilmente!

Una implementación de CPU RISC-V de 32 bits adecuada para FPGA

El CORE-V CVA6 es un núcleo RISC-V de 6 etapas altamente configurable, tanto para aplicaciones de propósito general como embebidas. Las configuraciones de clase de aplicación son capaces de arrancar Linux.

Núcleo de CPU RISC-V de código abierto implementado en Verilog desde cero en una sola noche.

NIC y plataforma basados en FPGA de código abierto para computación en red

Una CPU soft-core RISC-V de 32 bits de clase MCU, pequeña, personalizable y extensible, junto con un SoC similar a un microcontrolador, escrito en VHDL independiente de la plataforma.

Arquitectura de microprocesador GPGPU

Navaja Suiza para electrónica

Aprendizaje automático en FPGA usando HLS

Un lenguaje de definición de hardware y conjunto de herramientas moderno basado en Python

HDL basado en Scala

Módulos de Verilog y SystemVerilog imprescindibles

Librerías y proyectos HDL

:snowflake: Editor visual para placas FPGA abiertas

El núcleo RISC-V de ultra bajo consumo

SERV: la CPU RISC-V serial.

Utilidad universal para la programación de FPGA.

Módulos IP sintetizables en SystemVerilog y arquitectura de verificación para comunicación en chip de alto rendimiento mediante AXI.

Compilador de Haskell a VHDL/Verilog/SystemVerilog.

Tutoriales en profundidad de Vitis

Un núcleo de CPU RISC pequeño y ligero.

Brevitas: cuantización de redes neuronales en PyTorch

Gestor de paquetes y herramienta de abstracción de compilación para el desarrollo de FPGA/ASIC.

PlatformIO IDE para VSCode: la próxima generación de entorno de desarrollo integrado para IoT

Silice es un lenguaje de descripción de hardware potente y fácil de aprender que simplifica el diseño de algoritmos de hardware con paralelismo y tuberías.

Implementación de hardware a velocidad de cable de Wireguard VPN, utilizando FPGA Artix7 de bajo costo con cadena de herramientas de código abierto. Si busca seguridad y privacidad, nada es privado en nuestro código base. Nuestra puerta está abierta de par en par para el escrutinio de puertas traseras, ya sea relacionado con RTL, embebidos, compilación, bitstream o cualquier otro aspecto del diseño y paquete de entrega.