vhdl

Herramienta y simulador de diseño de lógica digital.

Una implementación de CPU RISC-V de 32 bits adecuada para FPGA

Simulador VHDL 2008/93/87

cocotb: verificación de chips (RTL) basada en Python

Una CPU soft-core RISC-V de 32 bits de clase MCU, pequeña, personalizable y extensible, junto con un SoC similar a un microcontrolador, escrito en VHDL independiente de la plataforma.

HDL basado en Scala

Compilador de Haskell a VHDL/Verilog/SystemVerilog.

Gestor de paquetes y herramienta de abstracción de compilación para el desarrollo de FPGA/ASIC.

Sistema de construcción de hardware modular

Lenguajes de descripción de hardware.

Diseño de banda base WiFi IEEE 802.11 de código abierto para FPGA (chip): FPGA, hardware.

Compilador y simulador de VHDL.

VUnit es un framework de pruebas unitarias para VHDL/SystemVerilog

Una biblioteca de abstracción para interactuar con herramientas EDA

PypelineC: Un lenguaje de descripción de hardware (HDL) que añade una canalización automática similar a la síntesis de alto nivel (HLS) como una construcción del lenguaje o característica del compilador.

IDE para VHDL y Verilog/SV: visor de máquinas de estado, linter, documentación, fragmentos de código y más.

Un pequeño softcore de Open POWER ISA escrito en VHDL 2008

Implementación portátil de System-on-Chip RISC-V: RTL, depurador y simuladores.

Una lista de herramientas y frameworks de verificación de hardware de código abierto y gratuitos

Un servidor de lenguaje y biblioteca de análisis para VHDL rápido, escrito en Rust.