verilog

Herramienta y simulador de diseño de lógica digital.

Diseño de banda base WiFi FPGA (chip) IEEE 802.11 de código abierto: controlador, software

Chisel: Un lenguaje de diseño de hardware moderno

Simulador de SystemVerilog y sistema de lint de código abierto Verilator

Una implementación de CPU RISC-V de 32 bits adecuada para FPGA

Aplicación unificada de OpenROAD que implementa un flujo de RTL a GDS. Documentación en https://openroad.readthedocs.io/en/latest/

Núcleo de CPU RISC-V de código abierto implementado en Verilog desde cero en una sola noche.

cocotb: verificación de chips (RTL) basada en Python

Una CPU soft-core RISC-V de 32 bits de clase MCU, pequeña, personalizable y extensible, junto con un SoC similar a un microcontrolador, escrito en VHDL independiente de la plataforma.

Arquitectura de microprocesador GPGPU

HDL basado en Scala

Módulos de Verilog y SystemVerilog imprescindibles

Librerías y proyectos HDL

OpenLane es un flujo automatizado de RTL a GDSII basado en varios componentes, incluyendo OpenROAD, Yosys, Magic, Netgen y scripts de metodología personalizada para la exploración y optimización de diseños.

:snowflake: Editor visual para placas FPGA abiertas

El núcleo RISC-V de ultra bajo consumo

SERV: la CPU RISC-V serial.

XLS: Síntesis de hardware acelerada

Compilador de Haskell a VHDL/Verilog/SystemVerilog.

Un núcleo de CPU RISC pequeño y ligero.

Gestor de paquetes y herramienta de abstracción de compilación para el desarrollo de FPGA/ASIC.

PlatformIO IDE para VSCode: la próxima generación de entorno de desarrollo integrado para IoT

GPU de código abierto en Verilog, basada libremente en la ISA RISC-V

Implementación de hardware a velocidad de cable de Wireguard VPN, utilizando FPGA Artix7 de bajo costo con cadena de herramientas de código abierto. Si busca seguridad y privacidad, nada es privado en nuestro código base. Nuestra puerta está abierta de par en par para el escrutinio de puertas traseras, ya sea relacionado con RTL, embebidos, compilación, bitstream o cualquier otro aspecto del diseño y paquete de entrega.

Verilog to Routing: flujo CAD de código abierto para investigación en FPGA.

Sistema de construcción de hardware modular

Lenguajes de descripción de hardware.

Un repositorio de simuladores a nivel de puerta lógica y herramientas para la Game Boy original.

Archivos de código fuente y documentación para el proyecto de cámara industrial USB C. Este repositorio contiene placas PCB, FPGA, cámara y USB, junto con el código fuente del firmware de FPGA y del controlador USB.

Compilador y servicios de lenguaje para SystemVerilog