darklife/darkriscv

Núcleo de CPU RISC-V de código abierto implementado en Verilog desde cero en una sola noche.

↗ Abrir en GitHub

Estrellas

2602

Bifurcaciones

328

Lenguaje

Verilog

Licencia

BSD-3-Clause

Último push

hace 1 semana

Verilog risc-v riscv fpga core verilog

Aún no hay intel relacionado

Este repo no ha aparecido en ninguna de las fuentes que rastrea el radar. El recopilador funciona con un horario — vuelve cuando lo haya cubierto.