riscv

Una biblioteca simple y fácil de usar para disfrutar de la programación de videojuegos

ncnn es un marco de inferencia de redes neuronales de alto rendimiento optimizado para plataformas móviles

Framework emulador de CPU Unicorn (ARM, AArch64, M68K, Mips, Sparc, PowerPC, RiscV, S390x, TriCore, X86)

Capstone, framework de desensamblaje/desensamblador para ARM, ARM64 (ARMv8), Alpha, BPF, Ethereum VM, HPPA, LoongArch, M68K, M680X, Mips, MOS65XX, PPC, RISC-V(rv32G/rv64G), SH, Sparc, SystemZ, TMS320C64X, TriCore, Webassembly, XCore y X86.

Tengine es un motor de inferencia ligero, modular y de alto rendimiento para dispositivos integrados

Generador de Rocket Chip

Una computadora RISC-V totalmente compatible creada dentro del juego Terraria

Cargador de arranque y gestor de arranque moderno, seguro, portátil y multiprotocolo.

Una implementación de CPU RISC-V de 32 bits adecuada para FPGA

Un conjunto de herramientas y biblioteca de depuración para objetivos ARM y RISC-V embebidos en un host separado.

Núcleo de Arduino para Raspberry Pi Pico, para todas las placas RP2040 y RP2350

Núcleo de CPU RISC-V de código abierto implementado en Verilog desde cero en una sola noche.

Un marco de trabajo ágil de diseño de SoC RISC-V con núcleos en orden, núcleos fuera de orden, aceleradores y más

SonicBOOM: La máquina fuera de orden de Berkeley

El núcleo RISC-V de ultra bajo consumo

oreboot es una bifurcación de coreboot sin C, escrita en Rust.

MicroPython para K210 RISC-V, facilita la experimentación con edge AI

Sistema operativo tipo Unix en Rust inspirado en xv6-riscv.

RARS: Ensamblador y simulador de tiempo de ejecución para RISC-V.

Un compilador de C optimizador, educativo y para autoalojamiento

Biblioteca de RISC-V Supervisor Binary Interface (RISC-V SBI) en Rust; se ejecuta en modo M o HS; cuenta con buen soporte para el ecosistema Rust embebido. Para descargar binarios, consulte la carpeta prototyper.

La máquina virtual RISC-V

CV32E40P es una CPU RISC-V RV32IMFCXpulp de 4 etapas en orden, basada en RI5CY de PULP-Platform

SoC RISC-V XV6/Linux, marchID: 0x2b, 0x34

El sandbox de RISC-V RVA23 más rápido.

Procesador RV32IMACZb* de 3 etapas con depuración

Diseños de bloques Xilinx Vivado para SoC RISC-V en FPGA ejecutando la distribución Debian Linux.

Un entorno de desarrollo embebido para mcs51/stm8/avr/cortex-m/riscv en VS Code.

SCR1 es un núcleo de MCU RISC-V de código abierto de alta calidad escrito en Verilog

Núcleo VeeR EH1.