eugene-tarassov/vivado-risc-v
@eugene-tarassovDiseños de bloques Xilinx Vivado para SoC RISC-V en FPGA ejecutando la distribución Debian Linux.
Estrellas
1094
Bifurcaciones
251
Lenguaje
Tcl
Licencia
NOASSERTION
Último push
hace 2 meses
Intel relacionado (0)
Aún no hay intel relacionado
Este repo no ha aparecido en ninguna de las fuentes que rastrea el radar. El recopilador funciona con un horario — vuelve cuando lo haya cubierto.