syntacore/scr1
@syntacoreSCR1 es un núcleo de MCU RISC-V de código abierto de alta calidad escrito en Verilog
Estrellas
1001
Bifurcaciones
349
Lenguaje
SystemVerilog
Licencia
NOASSERTION
Último push
hace 2 años
Intel relacionado (0)
Aún no hay intel relacionado
Este repo no ha aparecido en ninguna de las fuentes que rastrea el radar. El recopilador funciona con un horario — vuelve cuando lo haya cubierto.