rtl

Chisel: Un lenguaje de diseño de hardware moderno

MyLayout es un potente framework de UI para iOS implementado en Objective-C. Integra las funciones de Android Layout, iOS AutoLayout, SizeClass, HTML CSS float, flexbox y bootstrap. Permite usar LinearLayout, RelativeLayout, FrameLayout, TableLayout, FlowLayout, FloatLayout, PathLayout, GridLayout, LayoutSizeClass para construir su aplicación 自动布局 UIView UITableView UICollectionView RTL

Simulador de SystemVerilog y sistema de lint de código abierto Verilator

Generador de Rocket Chip

Aplicación unificada de OpenROAD que implementa un flujo de RTL a GDS. Documentación en https://openroad.readthedocs.io/en/latest/

Diseño rápido de vistas en Swift sin auto layout. Sin magia, código puro, control total y extremadamente rápido. Sintaxis concisa, intuitiva, legible y encadenable. [iOS/macOS/tvOS/CALayer]

Un marco de trabajo ágil de diseño de SoC RISC-V con núcleos en orden, núcleos fuera de orden, aceleradores y más

SonicBOOM: La máquina fuera de orden de Berkeley

HDL basado en Scala

OpenLane es un flujo automatizado de RTL a GDSII basado en varios componentes, incluyendo OpenROAD, Yosys, Magic, Netgen y scripts de metodología personalizada para la exploración y optimización de diseños.

Framework para transformar hojas de estilo en cascada (CSS) de izquierda a derecha (LTR) a derecha a izquierda (RTL).

Módulos IP sintetizables en SystemVerilog y arquitectura de verificación para comunicación en chip de alto rendimiento mediante AXI.

Implementación de hardware a velocidad de cable de Wireguard VPN, utilizando FPGA Artix7 de bajo costo con cadena de herramientas de código abierto. Si busca seguridad y privacidad, nada es privado en nuestro código base. Nuestra puerta está abierta de par en par para el escrutinio de puertas traseras, ya sea relacionado con RTL, embebidos, compilación, bitstream o cualquier otro aspecto del diseño y paquete de entrega.

Sistema de construcción de hardware modular

Veryl: un lenguaje de descripción de hardware moderno.

SCR1 es un núcleo de MCU RISC-V de código abierto de alta calidad escrito en Verilog

Núcleo VeeR EH1.

Núcleo de dispositivo USB 1.1 (full-speed) basado en FPGA para implementar USB-serial, cámaras, audio, HID, etc. Solo requiere 3 pines de E/S comunes de la FPGA sin necesidad de chips adicionales.

Diseño de banda base WiFi IEEE 802.11 de código abierto para FPGA (chip): FPGA, hardware.

Componente selector de ubicación en mapas para Android. Basado en Google Maps. Una alternativa a Google Place Picker.

Scripts de OpenROAD que implementan un flujo RTL-a-GDS. Documentación disponible en https://openroad-flow-scripts.readthedocs.io/en/latest/

El primer y único motor de texto para Unity. Todos los idiomas, todos los emojis, todos los estilos. De grado de producción, extensible, de alto rendimiento y construido sobre estándares de la industria. Compatible con Windows, macOS, Linux, Android, iOS y WebGL.

⚡ Paquete RTL completo - Componentes responsivos de Bootstrap para usuarios iraníes 🇮🇷.

Una lista curada de proyectos destacados y recursos de desarrollo/diseño para apoyar las necesidades computacionales del idioma árabe.

Una biblioteca que configura un divisor para un RecyclerView.