SpinalHDL/VexRiscv

Una implementación de CPU RISC-V de 32 bits adecuada para FPGA

↗ Abrir en GitHub

Estrellas

3239

Bifurcaciones

512

Lenguaje

Assembly

Licencia

MIT

Último push

hace 1 semana

Assembly riscv cpu fpga vhdl verilog soc softcore spinalhdl

Aún no hay intel relacionado

Este repo no ha aparecido en ninguna de las fuentes que rastrea el radar. El recopilador funciona con un horario — vuelve cuando lo haya cubierto.