systemverilog
Repositorios de código abierto monitorizados etiquetados con systemverilog, ordenados por estrellas.
Temas relacionados
Temas que aparecen con frecuencia junto a systemverilog en un mismo repositorio.
Emergentes recientes
Repositorios creados en los últimos 90 días, etiquetados con systemverilog.
No hay repositorios nuevos con este tema en los últimos 90 días.
- #1
Verible es un conjunto de herramientas de desarrollo para SystemVerilog, que incluye un analizador sintáctico, linter de estilo, formateador y servidor de lenguaje
★ 1927+6Variación de estrellas de los últimos 7 días - #2
Módulos IP sintetizables en SystemVerilog y arquitectura de verificación para comunicación en chip de alto rendimiento mediante AXI.
★ 1677+9Variación de estrellas de los últimos 7 días - #3
Compilador de Haskell a VHDL/Verilog/SystemVerilog.
★ 1609+1Variación de estrellas de los últimos 7 días - #4★ 1290+0Variación de estrellas de los últimos 7 días
- #5★ 1126+2Variación de estrellas de los últimos 7 días
- #6★ 1114+1Variación de estrellas de los últimos 7 días
- #7★ 1028+1Variación de estrellas de los últimos 7 días
- #8★ 793+3Variación de estrellas de los últimos 7 días
- #9★ 750+1Variación de estrellas de los últimos 7 días
- #10
IDE para VHDL y Verilog/SV: visor de máquinas de estado, linter, documentación, fragmentos de código y más.
★ 739+0Variación de estrellas de los últimos 7 días - #11
Proyecto de verificación funcional para la familia de núcleos RISC-V CORE-V.
★ 716+2Variación de estrellas de los últimos 7 días - #12★ 584+1Variación de estrellas de los últimos 7 días
