TerosTechnology/vscode-terosHDL

@TerosTechnology

IDE para VHDL y Verilog/SV: visor de máquinas de estado, linter, documentación, fragmentos de código y más.

↗ Abrir en GitHub

Estrellas

738

Bifurcaciones

71

Lenguaje

VHDL

Licencia

GPL-3.0

Último push

hace 1 mes

VHDL fpga vhdl verilog systemverilog

Aún no hay intel relacionado

Este repo no ha aparecido en ninguna de las fuentes que rastrea el radar. El recopilador funciona con un horario — vuelve cuando lo haya cubierto.