zachjs/sv2v

Conversión de SystemVerilog a Verilog.

↗ Abrir en GitHub

Estrellas

751

Bifurcaciones

66

Lenguaje

Haskell

Licencia

BSD-3-Clause

Último push

hace 3 semanas

Haskell conversion verilog systemverilog yosys

Aún no hay intel relacionado

Este repo no ha aparecido en ninguna de las fuentes que rastrea el radar. El recopilador funciona con un horario — vuelve cuando lo haya cubierto.