chipsalliance/verible

Verible es un conjunto de herramientas de desarrollo para SystemVerilog, que incluye un analizador sintáctico, linter de estilo, formateador y servidor de lenguaje

↗ Abrir en GitHub

Estrellas

1927

Bifurcaciones

303

Lenguaje

C++

Licencia

NOASSERTION

Último push

hace 6 días

C++lexer hacktoberfest parser productivity analysis lsp-server linter formatter language-server-protocol syntax-tree yacc systemverilog style-linter sv-lrm systemverilog-developer systemverilog-parser verible

Aún no hay intel relacionado

Este repo no ha aparecido en ninguna de las fuentes que rastrea el radar. El recopilador funciona con un horario — vuelve cuando lo haya cubierto.

Intel relacionado (0)

Aún no hay intel relacionado