pConst/basic_verilog

Módulos de Verilog y SystemVerilog imprescindibles

↗ Abrir en GitHub

Estrellas

2017

Bifurcaciones

422

Lenguaje

Verilog

Licencia

—

Último push

hace 6 meses

Verilog tcl delay fifo fpga encoder verilog hls pwm xilinx altera spi-master debounce uart spi-interface synchronizer uart-controller uart-protocol uart-receiver uart-tx uart-verilog

Aún no hay intel relacionado

Este repo no ha aparecido en ninguna de las fuentes que rastrea el radar. El recopilador funciona con un horario — vuelve cuando lo haya cubierto.