Iniciar sesión

verilog-to-routing/vtr-verilog-to-routing

@verilog-to-routing

Verilog to Routing: flujo CAD de código abierto para investigación en FPGA.

↗ Abrir en GitHub

Estrellas

1265

Bifurcaciones

445

Lenguaje

C++

Licencia

NOASSERTION

Último push

hace 11 horas

C++routing synthesis cad fpga eda verilog placement vpr vtr

Aún no hay intel relacionado

Este repo no ha aparecido en ninguna de las fuentes que rastrea el radar. El recopilador funciona con un horario — vuelve cuando lo haya cubierto.