olofk/serv

SERV: la CPU RISC-V serial.

↗ Abrir en GitHub

Estrellas

1878

Bifurcaciones

264

Lenguaje

Verilog

Licencia

ISC

Último push

hace 2 semanas

Verilog risc-v fpga asic verilog

Aún no hay intel relacionado

Este repo no ha aparecido en ninguna de las fuentes que rastrea el radar. El recopilador funciona con un horario — vuelve cuando lo haya cubierto.