Redcrafter/verilog2factorio

Este proyecto compila verilog (un lenguaje de descripción de hardware) en planos (blueprints) de Factorio.

↗ Abrir en GitHub

Estrellas

828

Bifurcaciones

24

Lenguaje

TypeScript

Licencia

GPL-3.0

Último push

hace 2 años

TypeScript compiler verilog factorio

Aún no hay intel relacionado

Este repo no ha aparecido en ninguna de las fuentes que rastrea el radar. El recopilador funciona con un horario — vuelve cuando lo haya cubierto.